SRIO网络的设计与应用

Altera FPGA RapidIO(srio, 串行快速IO协议)IP核用户手册

SEED-HPS6455的主要特点有：  DSP处理器：TMS320C6455BZTZ2，主频1200MHz；  FPGA：XC5VSX50T，封装FFG1136；  64位160MHz的总线连接FPGA与DSP实现高达10Gbit的带宽；  两片105M ADC AD6645（14位），组成2路模拟输入；  一片160M/400M DAC AD9777（16位），支持2路模拟输出；  一片正交调制器AD8345；  低抖动锁相环CDCE62005支持5路LVDS/LVPECL输出；  2路RS232接口，DB9连接器；  FLASH存储器: S29GL128，128Mb，采用8bit模式；  DDR2-667 SDRAM 存储器：4片MT47H64M16-3，共4Gb（最大兼容8Gb）；  支持ESAM(SLE66C161PE)；  SPI FLASH：AT45DB321D，32Mb，用于存放FPGA的程序；  I2C EEPROM :256Kb AT24C256BN与DSP相连；  PCI 33/66接口；  10/100/1000M自适应网络接口(1G PHY：VSC8641XKO)。  64位EMIF连接FPGA和DSP；  x4 RAPID IO连接FPGA和DSP；  McBSP连接FPGA和DSP；  16路带缓冲差分GPIO；  SMA外部数字输入；  SMA外部时钟输入；  SMA外部中频输入；  JTAG调试接口； 测试代码： FPGA与PC的UART通信 FPGA控制LED FPGA DDR2控制器测试 ADC/DAC PLL测试 DSP 控制LED DSP DDR2控制器测试 DSP MAC控制Gbit PHY 实时FFT PCI接口测试

vivado IP核Rapidio可使用，无需修改MAC地址，但是需要修改PC机时间，是调试验证不错的选择，亲测2015.2和2018.1版本均可使用，其他版本没有尝试。

嵌入式rapidio入门书籍，非常适合对SRIO无基础者培训入门。

tsi721所有相关文档和源码 kernel-rapidio-master riosocket-master RapidIO_RRMAP-master

XILINX FPGA实现SRIO详解

SRIO传输的技术协议和中文说明。RapidIO是一种非专有的高带宽系统级互连。它是一种分组交换互连，主要用作以每秒千兆字节性能级别进行芯片到芯片和板对板通信的系统内接口。该架构可用于连接的微处理器，内存和内存映射的I / O设备，这些设备在网络设备，内存子系统和通用计算中运行。

SRIO数据收发，NWRITE或者SWRITE数据发送接收，在6.25Gx4的eg上进行修改而来，仅修改发送模块，接收模块可直接使用，内有说明，仅供参考，有用回复点赞

• background and needs • SRIOV VF representors • concept and requirements • implementation • e-switch mode control • setting up slow (non offloaded) SRIOV based switching • offloading TC based SW datapath to e-switch through VF representors • offloading IP tunneling to e-switch • current state of upstreaming • future challenges in e-switch offloads