srio数据收发，NWRITE或者SWRITE数据发送接收，在6.25Gx4的eg上进行修改而来，仅修改发送模块，接收模块可直接使用，内有说明，仅供参考，有用回复点赞

本文件是基于Keystone1 CSL 开发的例程，其中包括了GPIO,TIMER,SRIO,PCIe,AIF2,UART等外设，及Navigator，memory test等常用例程，可供大家开发参考。请大家在使用例程时，注意以下几点： 1. 导入工程后需要根据你电脑上安装的pdk路径修改include options中PDK的路径； 2. 更新工程src中link的文件，从common中相应的公共文件拉到工程中src下面； 3. 如果是移植到非EVM板上运行，则需要修改main函数中输入时钟源的配置。 该例程支持C6678，6670，6614。

rapidio是基于通道绑定的一种高速串行通信应用，pcb布板时将4x模式接收端两根线交叉连接，导致链路通信失败，本文主要对应都会及解决措施进行描述

vivado、ise、srio的使用许可，srio支持vivado2015/2018

业界广泛使用的Xilinx公司Virtex-6系列FPGA支持多种高速串行通信协议，本文针对其中较为常用的Aurora 8B/10B和PCI Express 2.0，Serial RapidIO 2.0三种协议进行了测试及对比分析。

针对TMS320C6455的SRIO使用例程，包括寄存器配置和初始化，亲测可用

为了满足Zynq-7000系列芯片的SRIO数据传输要求，提出了一种基于FPGA控制DMA传输进行SRIO通信的设计方案，并完成了ARM与FPGA核间高吞吐率的数据交互操作。系统的FPGA部分主要用来控制DMA的数据传输和SRIO事务处理，ARM只进行简单的参数设置，能够完成SRIO各种事务类型的传输。实际应用表明，该系统具有操作简便、高效的特点，同时减轻了CPU的负担，达到了预期效果。

RapidIO 4.0协议标准

rapidio的lic，仅供学习，学完自己删除，谢谢。好多money的说。

Rapid IO官方文档