xilix的ZU3EGES原理图和pcb设计资料包括地板和核心板，底板是allegro，核心板是pdf
2022-07-19 19:00:58
4.77MB
1
Xilinx MIG DDR3接口开发
1，xilinx DDR3控制mig IP的应用（一）
2，xilinx DDR3控制mig IP的应用（二）
3，xilinx DDR3控制mig IP的应用（三）
4，xilinx DDR3控制mig IP的应用（四）
5，xilinx DDR3控制mig IP的应用（五）
2021-04-08 00:45:39
18.17MB
1
官方给的ddr3测试程序长达万行，有木有很痛苦的感觉？来来来，这个测试接口只有300行左右，实现了顺序写入及顺序读出，可以让你在半个小时之内了解具体的实现方法，本程序在ml605及ise14.4的ddr 3.92上验证过，可以正常读写，但仍然有bug,只是提供一个思路哈，我也在努力继续改进。
2021-02-10 09:05:18
2KB
1
官方给的ddr3测试程序长达万行，有木有很痛苦的感觉？来来来，这个测试接口只有300行左右，实现了顺序写入及顺序读出，可以让你在半个小时之内了解具体的实现方法，本程序在ml605及ise14.4的ddr 3.92上验证过，可以正常读写，但仍然有bug,只是提供一个思路哈，我也在努力继续改进。
2019-12-21 20:07:47
7KB
1