为了实现USB设备之间的直接通信,介绍一款USB OTG IP核的设计与FPGA验证。在分析OTG补充规范的基础上,重点描述了USB OTG IP核的设计原理、模块划分以及每个模块的功能,然后对USB OTG的部分特性进行详细的阐述,最后给出该IP核在ModelSim中的功能仿真及FPGA验证结果。
2025-09-13 22:10:18 109KB USB 系统设计 UTMI+
1
usb20utmi协议.pdfusb20utmi协议.pdf
2023-07-18 20:18:18 484KB usb20utmi协议.pdf
1
UTMI+ Low Pin Interface (ULPI) 规范的修订版1.1,英文版。 中文版地址:https://download.csdn.net/download/yalsim/12736242
2022-09-03 22:24:53 2.13MB UTMI ULPI USB2.0 USB
1
USB2.0 UTMI PHY CY7C68000手册 inout模式数据口,支持8bit或者16bit,
2022-06-10 14:00:44 1MB USB2.0
1
VHDL的USB接口,来自Joris van Rantwijk,编写了完整的协议,只需要和符合UTMI接口的芯片外接构成USB。非常好,开源的,请注明GPL – GNU General Public License
2022-03-07 16:50:37 243KB FPGA VHDL USB接口 UTMI
1
pytorch--CutMix(pytorch) 用火炬实施 有关模型和规范化的其他代码,请参见 为了训练 python main.py --print_freq 32 --save_dir ./save_model/ --save_every 10 --lr 0.1 --weight_decay 1e-4 --momentum 0.9 --Epoch 500 --batch_size 128 --test_batch_size 100 --cutout False --n_masks 1 --length 16 --normalize batchnorm --alpha 1.0 --cutmix_prob 1.0 # For Cutmix 结果 SE + resnet-32 + batchnorm与SE + resnet-32 + batchnorm + cutmix之间的
2021-10-27 20:35:03 3.57MB Python
1
USB2.0 utmi接口协议 USB2.0硬件开发
2021-08-25 15:44:32 683KB USB UTMI
1
USB3300的vrilog版本的驱动代码,搬运自外网opencores. This file is open source HDL; you can redistribute it and/or modify it under the terms of the GNU General Public License as published by the Free Software Foundation; either version 2 of the License, or (at your option) any later version. This file is distributed in the hope that it will be useful,but WITHOUT ANY WARRANTY; without even the implied warranty of MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE. See the GNU General Public License for more details.
2021-08-22 11:17:53 13KB USB3300 ulpi utmi verilog
1
英特尔公司颁布的usb2.0 utmi协议。实现的是usb 2.0 中底层协议,可以参考usb 2.0协议第七章进行研究。
2021-07-17 10:58:37 800KB utmi
1
UTMI +低引脚接口(ULPI)规范V1.1(中文版); 本人通过机翻后逐页校正,重新排版,添加目录。 该中文版翻译完成度较高。 英文原版地址:https://download.csdn.net/download/yalsim/12736019
2021-07-07 22:30:18 5.46MB UTMI ULPI USB2.0 PHY
1