axi_test_top为代码顶层文件，axi_test_top_tb为testbench仿真文件。除了这两个文件外，带slave名字的为AXI 协议从机代码文件，不带的为主机代码。除顶层文件与仿真文件外，AXI协议的实现部分代码为Vivado上自动生成的。
2023-02-14 14:17:14
32KB
1
编译环境：iverilog--20220611
myhdl---0.11
win11
gcc-x86_64-w64-mingw32
根据上述环境编译好的myhdl.vpi，有需要的小伙伴可以自取
下载后，加入到iverilog安装目录/lib/ivl下即可。
2022-12-10 11:03:55
155KB
1
iverilog-v11_x64和v10_x86版本，分别是64位和32位版本，用来搭建verilog仿真环境
2021-10-29 09:03:37
54.83MB
1
sdi的编解码的Verilog实现，hd高清的版本，和sd标清的版本。还有一份关于sdi状态机编码的说明
2021-09-28 17:04:07
777KB