基于TMS320F28033的20MHz手持式双踪袖珍示波器
2023-01-25 20:56:34 7.32MB AB
1
matlab数模转换的代码 使用Texas Instruments DSP TMS320F28033(C2000 piccolo系列)的样本/模板项目。 该项目主要致力于对采样数据进行ADC(模数转换)和FFT(快速傅立叶变换)处理。 可以使用JTAG调试器(XDS100v2)和Code Composer Studio(由TI提供的官方IDE)软件监视采样数据和FFT处理的数据。 DSP芯片时钟频率为60MHz(12MHz输入时钟乘以内部PLL乘以5)。 该项目中ADC的采样率为3MSPS(每秒兆采样),已采用一种创新的方法来实现,以实现最快的速度。 ADC功能与片上PWM双信号相关,后者触发两个SoC(转换开始)以强制ADC并行并同时运行。 链接到固件代码: 已对进行编辑,以管理Flash和RAM内存资源的利用率。 在每个采样窗口中,对32个连续样本进行采样和缓冲,持续约10us(330ns采样时间* 32)。 每1毫秒中断一次的计时器用于启动采样窗口。 然后,将采样数据应用于FFT处理。 FFT的大小为32点,已基于radix-2模型实现,并且未使用任何库。 FFT的处理时间约为1
2021-10-07 13:25:58 6.25MB 系统开源
1
基于TMS320F28033的20MHz手持式双踪袖珍示波器
2021-09-13 21:26:14 7.32MB TMS320F28033 20MHz 手持式 示波器
1
项目实现的是一个手持式双踪袖珍示波器,以TMS320F28033为核心,由信号放大电路、信号采集电路、数据存储与处理模块、系统控制与显示模块等部分组成。信号放大电路先对输入信号进行程控增益放大。信号采集电路使用高速ADC对信号进行模数转换,数据送入以FPGA为核心的数据存储与处理模块。TMS320F28033控制液晶显示和触摸输入。系统具体积小、输入阻抗小、功耗小等特点。
2021-08-28 18:06:02 7.7MB TMS320F28033 示波器
TI TMS320F280335 逆变器,TI Designs provide the foundation that you need including methodology, testing and design files to quickly evaluate and customize the system. TI Designs help you accelerate your time to market.
2021-07-11 03:17:44 27.53MB TI TMS320 F280335
1
国赛特等奖,棒得一塌糊涂。超完整的PCB和程序代码,比赛必备,比赛练习案例,创新创业比赛、青春杯、挑战杯、互联网+比赛赛参考,报告模板,技术模仿。适用于教学案例、毕业设计、电子设计比赛、出书项目实例,实际设计、个人DIY参考。 项目实现的是一个手持式双踪袖珍示波器,以TMS320F28033为核心,由信号放大电路、信号采集电路、数据存储与处理模块、系统控制与显示模块等部分组成。信号放大电路先对输入信号进行程控增益放大。信号采集电路使用高速ADC对信号进行模数转换,数据送入以FPGA为核心的数据存储与处理模块。TMS320F28033控制液晶显示和触摸输入。系统具体积小、输入阻抗小、功耗小等特点。
基于TMS320F28033+XC3S250E FPGA的20MHz手持式双踪袖珍示波器软硬件设计原理图PCB+软件源码+文档说明. 摘要(中英文) 项目实现的是一个手持式双踪袖珍示波器,以TMS320F28033为核心,由信号放大电路、信号采集电路、数据存储与处理模块、系统控制与显示模块等部分组成。信号放大电路先对输入信号进行程控增益放大。信号采集电路使用高速ADC对信号进行模数转换,数据送入以FPGA为核心的数据存储与处理模块。TMS320F28033控制液晶显示和触摸输入。系统具体积小、输入阻抗小、功耗小等特点。 2. 系统方案 系统整体设计见图2.1 。主控TMS320F28033负责控制液晶和触摸输入,即“人机界面”。使用GPIO模拟8080总线控制液晶,使用具有输入输出功能的AIO以及内部ADC实现触摸输入。通过SPI与FPGA交换数据,并对数据进行处理和显示。系统的数字校准也是在其中完成的。同时还有检测电源电压的功能。 FPGA把高速ADC输出的数据流存储在内部SRAM中,通过PWM控制输出占空比,滤波后以其直流电平控制压控增益放大器的增益,同过IO控制模拟开关的通断实现DC/AC耦合的切换。FPGA内部逻辑实现了信号的触发控制,通过SPI把数据传送到TMS320 F28033.。 信号进入系统,先后经过跟随保持、直流/交流耦合、程控增益放大、带宽限制滤波器,再进入高速ADC——ADS62P22 。为了防止频谱混叠,对输入高速ADC的信号使用阻容网络进行了粗略的带宽限制。低通阻容网络的输入带宽是20MHz。 图2.1 系统整体设计 3. 系统硬件设计 模拟信号处理模块见图3.1 。 信号输入后经过阻容分压网络,再通过由OPA2300构成的一级跟随器,再经过TS5A4594和陶瓷电容、电阻构成的耦合模块,又通过一级OPA2300跟随,送入程控增益放大器THS7530,进过ADC驱动器THS4505,抬升共模电平,最后进入高速模数转换器ADS62P22。 图3.1 模拟信号处理 电压跟随:选用的器件是OPA2300,带宽达到150MHz,而输入漏电流低至0.1pA,使得大输入阻抗的成为可能。失配电压为1mV,输出摆幅损失为100mV,还有压摆、噪声等性能都非常适合我们的应用。 耦合切换:选用的器件是模拟开关TS5A4594,具有低至8 欧姆的导通阻抗,高达450MHz的带宽,具有-82dB的关断隔离抑制。而我们的应用带宽要求是20MHz,均已足够。需要解决的问题是:我们的主控或者FPGA给出的信号是0V至3.3V,而模拟开关的供电电压是-2.5V至