内容概要：本文档为JEDEC发布的JESD209-5C标准（2023年6月修订），详细规定了低功耗双倍数据速率5型内存（LPDDR5/LPDDR5X）的技术规范，涵盖物理接口、电气特性、时序参数、初始化流程、训练机制、电源管理、命令协议、存储架构及封装设计等方面。重点包括多银行配置、WCK时钟机制、ZQ校准、命令总线训练、WCK2CK对齐、读写延迟控制、片上终端（ODT）、非目标DRAM ODT行为统一、深度睡眠模式等关键技术细节，并提供了多种操作模式下的时序图与配置表。此外，文档还明确了与前一版本JESD209-5B的差异，增强了动态电压频率切换（DVFS）支持和信号完整性优化。; 适合人群：从事半导体存储器设计、嵌入式系统开发、移动设备硬件研发以及内存控制器开发的工程师和技术人员，具备数字电路与时序分析基础的专业人士。; 使用场景及目标：①用于指导LPDDR5/LPDDR5X芯片的设计、验证与应用集成；②支持内存子系统在高性能与低功耗场景下的优化设计，如智能手机、平板电脑、物联网设备和AI边缘计算平台；③为内存控制器IP开发提供权威参考依据，确保兼容性和互操作性；④帮助工程师深入理解高速低功耗内存的工作机制与性能调优方法。; 阅读建议：此标准技术性强，涉及大量时序图、寄存器定义和电气参数，建议结合实际硬件设计环境进行对照阅读，重点关注关键路径的时序约束与训练流程实现，同时参考附录中的变更说明以掌握最新更新内容。

无需使用自定义着色器，即可将单面网格变为双面网格。 此资产也是“网格工具包”的一部分。 将单面网格变为双面网格。 您需要将网格变为双面，但不想更改着色器？那么，这就是您的一键解决方案。 生成具有加倍和反转顶点、三角形、UV等的新网格。 网格作为网格资产存储在原网格旁边。 支持蒙皮网格和动画（复制骨骼权重和姿势） 无需自定义着色器。一键完成。 支持多材质网格（子网格支持） 可复制子网格以为反转面分配新材料。 支持多网格编辑（同时编辑多个对象）。 无需运行时组件（毕竟，它只是一个新网格） 支持撤销操作，但创建的网格资产将保留。 不支持烘焙顶点动画（带骨骼的动画和通过着色器实现的动画均可正常工作）。 包含完整源代码 支持Unity 2019、2020、2021、2022等版本。

在本文中，将详细解析由缪龙、江云坤和郑士标撰写的论文《双Jaynes-Cummings模型下两个腔场贝尔非定域性的演化特性》中提到的关键概念与知识点。 论文的标题中提到的“Bell-nonlocality”，指的是贝尔非定域性。在量子力学中，贝尔非定域性通常与贝尔不等式有关，贝尔不等式是用于判断两个粒子之间是否存在量子纠缠的理论基础。当两个粒子纠缠时，它们的量子状态不能被描述为独立的个体，而是表现为一个整体。这意味着对其中一个粒子的测量会立即影响到另一个粒子的状态，即使两者相隔很远，这种现象超出了经典物理学的预测，称为量子非定域性。 接下来，论文讨论了双Jaynes-Cummings模型。Jaynes-Cummings模型是量子光学中一个非常著名的理论模型，用于描述二能级原子与一个量子化的电磁场（例如光腔中的场）相互作用的情况。双Jaynes-Cummings模型扩展了传统的Jaynes-Cummings模型，用于描述两个光腔中二能级原子与两个量子化电磁场的相互作用，这使得研究者可以在两个独立的腔场中同时观测到量子纠缠和非定域性的演化特性。 文章描述了两个初始处于纠缠态的宏观腔场的贝尔非定域性演化特性，这涉及到了量子纠缠态的研究。量子纠缠是量子计算和量子信息处理不可或缺的元素。量子纠缠现象指的是两个或多个粒子以这样的方式相互关联：一个粒子的量子状态无法独立于其他粒子的量子状态进行描述，它们共同形成了一个不可分割的整体。然而，量子纠缠并不稳定，受到外界因素的影响，如与真空噪声的相互作用，纠缠态可能会逐渐减弱，甚至完全消失，这种现象被称为“纠缠突然死亡”（Entanglement Sudden Death，ESD）。 论文进一步研究了原子跃迁频率和腔场频率之间的失谐量如何影响两个宏观腔场贝尔非定域性的演化。失谐量（Detuning）是指原子跃迁频率与腔场频率不匹配时的差值。在量子系统的相互作用中，失谐是一个重要参数，它决定了量子系统能量交换的动态过程。在量子光学的实验中，通过调节失谐量可以控制腔内原子与场的耦合强度，进而影响量子态的演化特性。 此外，文章还探讨了两个耦合强度之间的差异对贝尔非定域性的影响。在双Jaynes-Cummings模型中，两个腔场与各自对应原子的耦合强度可能不同，这种不对称性可能会导致量子态的演化展现出复杂的动力学行为。 本文还提到了与ESD相似的现象，即贝尔非定域性突然死亡（Bell-nonlocality sudden death，BNSD）。这一点表明，在某些特定条件下，多部分的Bell-不等式违反（即表明非定域性的量子关联存在）可以在有限时间内突然消失。这一点强调了量子系统演化中可能出现的不连续和突发性变化。 以上内容基于对论文标题、描述和部分内容的深入解析，对论文中所涉及的贝尔非定域性、双Jaynes-Cummings模型、量子纠缠、纠缠突然死亡以及量子态演化的失谐影响等关键概念进行了详细阐述。通过对这些概念的深入理解，可以更好地把握本文在量子物理、量子信息科学以及量子光学领域中所做出的理论探索和实验研究的贡献。

### DDR JESD标准概述与关键技术点 #### 标题：DDR JESD标准 **DDR JESD标准**是JEDEC（Joint Electron Device Engineering Council）组织为规范双倍数据速率（Double Data Rate, DDR）同步动态随机存取内存（SDRAM）而制定的一系列技术规格文档之一。该标准定义了DDR SDRAM的基本要求，旨在确保不同制造商之间产品的兼容性和互操作性。 #### 描述：关键特性与要求 该规格文档定义了最小集的需求标准，适用于X4、X8和X16配置的DDR SDRAM。厂商会根据自身具体格式提供单独的数据表，这些数据表将包含可选功能或超出基本标准的规格。因此，在设计或选择DDR SDRAM时，除了参考JESD标准外，还需要参考各个制造商提供的详细规格表。 #### 内容概述 文档的第一页概述了DDR SDRAM的关键特性和通用描述： 1. **双倍数据率架构**：DDR SDRAM利用了双倍数据率架构，实现了每个时钟周期内两次数据传输。这种设计极大地提高了内存带宽，从而提升了系统的整体性能。 2. **双向数据选通信号（Data Strobe, DQS）**：为了在接收端准确地捕获数据，DDR SDRAM采用了双向的数据选通信号DQS。DQS信号与数据一同传输，并在读操作中与数据边沿对齐，在写操作中则与数据中心对齐。 3. **差分时钟输入**：DDR SDRAM使用差分时钟输入（CK和CK#），以提高时钟信号的质量并减少噪声干扰。 4. **数据锁相环（DLL）**：通过数据锁相环（DLL）技术来确保DQ和DQS信号的边沿与CK时钟信号的边沿对齐，从而进一步提高数据传输的稳定性。 5. **命令同步**：所有命令都必须在每个CK正沿触发，而数据和数据掩码（DM）则参考DQS的两个边沿进行定位。 6. **四个内部银行**：DDR SDRAM内部包含四个独立的银行，支持并发操作，从而提升访问效率。 7. **数据掩码（DM）**：用于写入操作的数据掩码功能，允许用户有选择性地写入部分数据位而不影响其他位。 8. **突发长度**：支持2、4或8的突发长度选项，以适应不同的数据传输需求。 9. **CAS延迟（CL）**：支持2或2.5个时钟周期的CAS延迟，DDR400还增加了CL=3的支持。 10. **自动预充电**：每个突发访问后可选择自动预充电选项，以提高系统效率。 11. **自动刷新和自刷新模式**：提供了自动刷新和自刷新两种模式，以维持存储器中的数据完整性。 12. **电源电压**： - VDDQ：对于DDR200、266或333，电压范围为+2.5V±0.2V；对于DDR400，则为+2.6±0.1V。 - VDD：对于DDR200、266或333，电压范围为+3.3V±0.3V或+2.5V±0.2V；对于DDR400，则为+2.6±0.1V。 13. **通用描述**：DDR SDRAM是一种高速CMOS动态随机存取内存，内部配置为四银行DRAM。它包含了不同的位数容量，例如64Mb（67,108,864位）、128Mb（134,217,728位）、256Mb（268,435,456位）、512Mb（536,870,912位）和1Gb（1,073,741,824位）等。 ### 总结 DDR SDRAM标准的核心在于通过采用双倍数据率架构、双向数据选通信号（DQS）、差分时钟输入、数据锁相环（DLL）以及支持多个内部银行等关键技术，显著提高了内存带宽和访问速度。同时，该标准还规定了一系列电源电压和接口要求，确保了DDR SDRAM芯片之间的兼容性和互操作性。这些特点使得DDR SDRAM成为了高性能计算、服务器、工作站以及消费电子设备中不可或缺的重要组件。

### Adaptive Double-Threshold Energy Detection Algorithm for Cognitive Radio #### 摘要与背景 本文提出了一种自适应双阈值能量检测算法（Adaptive Double-Threshold Energy Detection Algorithm, ADTED），该算法针对传统频谱感知算法易受噪声影响的问题进行了改进。在认知无线电系统中，次级用户（Secondary User, SU）可以通过感知频谱空洞来利用未被初级用户（Primary User, PU）使用的频段。因此，频谱感知技术是认知无线电技术的核心，对于提高网络吞吐量和灵活性至关重要。 #### 算法原理 ADTED算法基于传统的能量检测方法，但通过引入自适应双阈值机制提高了性能。该机制允许算法根据观测结果与预设阈值之间的比较，在单轮感知和双轮感知之间自动切换。具体来说： - **单轮感知**：如果观测结果低于较低的阈值，则认为频段未被占用。 - **双轮感知**：如果观测结果位于两个阈值之间，则进行第二次更长时间的感知以提高检测准确性。 - **频谱占用确认**：只有当观测结果高于较高的阈值时，才认为频段被占用。 #### 数学模型与分析 为了评估算法性能，文中推导了检测概率、虚警概率以及感知时间的数学表达式。这些表达式对于理解算法在不同信号噪声比（Signal-to-Noise Ratio, SNR）下的行为至关重要。 - **检测概率**（Probability of Detection, Pd）：表示正确检测到初级用户存在的概率。 - **虚警概率**（Probability of False Alarm, Pf）：表示错误地将不存在初级用户的频段识别为存在初级用户的情况。 - **感知时间**：完成一次完整感知过程所需的时间。 #### 模拟与实验验证 通过蒙特卡罗模拟方法，对ADTED算法进行了性能验证，并绘制了SNR与检测概率、SNR与感知时间之间的关系图。此外，还在基于GNU Radio和通用软件无线电外设（Universal Software Radio Peripheral, USRP）的真实认知无线电系统上进行了实验验证。实验结果表明，与现有频谱感知方法相比，ADTED算法能够在合理的时间内实现更高的检测概率。 #### 结论 本文提出的ADTED算法通过引入自适应双阈值机制显著提高了认知无线电系统中的频谱感知性能。该算法能够有效应对噪声干扰问题，并在保持合理感知时间的同时，提高了检测准确率。这对于提升认知无线电系统的整体性能具有重要意义。 #### 关键词解析 - **能量检测**（Energy Detection, ED）：一种基本的频谱感知方法，通过测量接收信号的能量来判断频段是否被占用。 - **软件无线电**（Software Radio）：一种可以由软件定义其功能的无线电通信系统。 - **检测概率**（Probability of Detection, Pd）：衡量算法正确检测到初级用户存在的能力。 - **感知时间**（Sensing Time）：完成一次频谱感知操作所需的时间长度。 ### 总结 本文详细介绍了一种适用于认知无线电的自适应双阈值能量检测算法。该算法通过对传统能量检测方法的改进，有效地解决了噪声敏感性问题，并在理论分析、模拟仿真及实际测试等多个层面上验证了其优越性。对于进一步提高认知无线电系统的频谱利用率和性能具有重要的理论意义和应用价值。

大小端转换，支持double，float，整型数据，方便使用，移植

Battery Doubler是一款优秀的国外笔记本电池管理软件。可以实现电池校验程序、自动降频、关闭暂不使用的设备和接口。它延长电池的使用时间的工作原理主要是减少不必要的浪费。它的节电的方法很多：自动降低光驱的速度自动关闭暂时不使用的设备和接口自动降低CPU的频率，硬盘的速度……从而达到节电的目的，但绝不会影响你的正常使用。这样既达到了节电的目的，也因为减少反复充电次数，电池的寿命当然也就长了。　 电池校验方面，Battery Doubler是采用向导的形式，只需点几下鼠标就行了。方法是：选择“Wizards”选项卡，选择“Recalibrate battery”。使用这个功能之前必须关掉笔记本的“电源警报”功能。完成之后，它会自动关机。整个过程大概需要140分钟。如果频繁使用电池，建议一个月运行一次此功能。如果长时间不用电池，也应该3个月使用一次此功能。

即插即用篇 _ 在 C2F 模块中添加【SimAM】 【CoTAttention】【SKAttention】【DoubleAttention】注意力机制 _ 附详细结构图-CSDN博客.mhtml

LPDDR5 SDRAM is a high-speed synchronous SDRAM device internally configured with 1 channel containing either 16 or 8 DQ signals. The bank architecture is user-selectable, and can be either eight banks (8B Mode), four banks with four bank groups (BG Mode), or sixteen banks (16B Mode). See 2.2.3 for more information. LPDDR5（Low Power Double Data Rate 5）协议是针对移动设备的一种高速、低功耗内存标准，由JEDEC固态技术协会制定。这个标准旨在提高数据传输速率，同时降低能耗，以满足现代智能手机、平板电脑和其他便携式设备的需求。 LPDDR5内存模块采用同步动态随机存取存储器（SDRAM）设计，内部结构包含1个通道，通道内有16或8条数据信号线（DQ）。这种设计允许更高效的数据处理，尤其是在高数据速率的应用中。协议提供三种不同的银行架构供用户选择：八银行模式（8B Mode）、四银行四银行组模式（BG Mode）以及十六银行模式（16B Mode）。每种模式都有其特定的优势，例如，更多的银行可以提高并行操作能力，从而提升内存性能。 在八银行模式下，内存被划分为八个独立的访问单元，每个银行可以独立地进行读写操作，提高了并发处理能力。四银行四银行组模式进一步扩展了并行性，通过四个银行组，每个组内有两个银行可以同时工作。而在十六银行模式下，内存的并发处理能力达到最大，适合需要极高数据吞吐量的应用。 LPDDR5相比于前一代LPDDR4/4X，在速度上有显著提升。它支持高达6400MT/s的数据传输速率，相比LPDDR4X的最高3200MT/s翻了一倍。更高的速度意味着更快的系统响应时间和更流畅的多任务处理。此外，LPDDR5引入了能量效率优化的特性，如Data Bus Inversion (DBI)技术，该技术通过反转数据总线上的信号来减少电源切换，从而降低功耗。还有Write X功能，当写入操作为零时，会跳过不必要的电源转换，进一步节省能源。 另外，LPDDR5引入了UDIMM（User Data Integrity Monitor）和CMD Error Correction Code (ECC)等错误检测和纠正机制，增强了数据的完整性和系统的稳定性。UDIMM能够实时监测数据错误，而CMD ECC则对命令和地址总线进行纠错，确保内存操作的准确性。 LPDDR5协议通过提供更高的数据速率、更低的功耗以及增强的错误纠正机制，提升了移动设备的性能和能效。随着移动设备对计算能力和续航能力要求的不断提升，LPDDR5成为了新一代移动设备内存的标准选择。

### LPDDR4（低功耗双倍数据速率4）JESD209-4E标准解析 #### 标准概述 《低功耗双倍数据速率4 (LPDDR4)》是JEDEC（固态技术协会）发布的一项重要标准，其最新版本为JESD209-4E，修订于2021年6月，并于2024年6月正式发布。这一标准主要针对低功耗内存技术进行了详细规定，旨在促进内存产品的标准化、互换性和性能提升。 #### LPDDR4技术简介 **LPDDR4**是一种专为移动设备设计的低功耗动态随机存取内存技术。它继承了前代LPDDR3的优点，并在带宽、能效等方面进行了显著改进。该技术广泛应用于智能手机、平板电脑等便携式电子设备中，以满足这些设备对高性能与低功耗的双重需求。 #### 技术特点 1. **高带宽：**LPDDR4支持高达3200MT/s的数据传输速率，相较于LPDDR3有了显著提高。 2. **低功耗：**通过多种节能机制和技术，如更低的工作电压（1.1V），LPDDR4能够在保持高性能的同时大幅度降低能耗。 3. **可扩展性：**LPDDR4支持更灵活的容量扩展方案，包括多芯片封装技术，以满足不同应用的需求。 4. **可靠性与稳定性：**采用了先进的纠错码(ECC)技术，提高了数据传输的可靠性和系统的整体稳定性。 5. **易用性：**LPDDR4简化了设计复杂度，使得设计者能够更容易地将其集成到各种系统中。 #### 技术细节 - **工作电压：**LPDDR4采用1.1V的标准工作电压，相比前代产品降低了功耗。 - **数据传输速率：**最高可达3200MT/s，有效提升了数据吞吐量。 - **地址/命令/控制信号：**这些信号的接口被优化，以提高信号完整性并减少电磁干扰。 - **电源管理：**引入了多种电源管理模式，如深度睡眠模式，进一步降低了功耗。 - **存储器组织：**LPDDR4支持更高密度的存储单元组织，有助于实现更大容量的内存模组。 - **温度范围：**支持广泛的温度范围，确保在不同环境下的稳定运行。 #### 标准制定目的 - **消除误解：**标准的制定有助于消除制造商与购买者之间的误解。 - **产品互换性：**通过标准化，促进了不同品牌内存产品之间的互换性。 - **性能改进：**标准的制定有利于推动技术进步，从而提高内存产品的整体性能。 - **便于选择：**为购买者提供了明确的选择指南，帮助他们快速找到适合的应用产品。 #### 标准适用范围 JEDEC标准适用于所有内存制造商和用户，无论是JEDEC成员还是非成员。这些标准不仅在国内得到广泛应用，在国际市场上也具有很高的认可度。 #### 结论 LPDDR4 JESD209-4E标准代表了当前低功耗内存领域的最先进技术。通过不断的技术迭代和完善，LPDDR4不仅在性能上实现了突破，还在功耗控制方面取得了显著成就，极大地推动了移动计算领域的发展。对于设计师和制造商来说，理解和掌握这一标准将有助于他们开发出更加高效、节能的产品。