＃MIPS_CPU_2015用Verilog HDL编写的THUEE2015 MIPS CPU

MIPS单周期CPU，实现24+4条指令 可直接在vivado中运行

SIMPLE_MIPS_CPU 一个简单的 MIPS CPU，32 位，使用 verilogHDL 设计，在 xilinx vivado 上构建。 东南大学设计：学科“计算机组织与设计”。 用于模拟的 CPU----100%。 板载 CPU----100%。 项目Tcl.----100%。 ALU----100%。 注册表文件----100%。 CONTROL_UNIT----100%。 数据路径----100%。 文件和说明： 子模块（SUB_MODULE）： ALU（ALU\ALU.srcs）： ALU.v: ALU LOGIC.v: AND/OR/XOR/LUI MATH.v：加/减 SHIFT.v：SLL、SRL、SRA ALU_TB.sv：ALU 的测试平台。 REGFILE（REGFILE\REGFILE.srcs）： REGFILE.v: 注册文件 REGF

MIPS_CPU设计实验，可以在logisim平台上运行，将cicr代码复制到EduCoder可以直接通过，华中科技大学谭志虎，本实训项目将帮助学生掌握 CPU 控制器设计的基本原理，能利用硬布线控制器的设计原理在 Logisim 平台中设计实现支持五条指令的 MIPS 单周期 CPU，该处理器能运行简单的内存冒泡排序程序。能利用硬布线控制器以及微程序控制器的原理设计实现 MIPS 多周期 CPU。

华中科技大学 MIPS_CPU 实现了动态分支预测与FPGA上板 计算机组成原理课程设计 cpu实验--流水 logisim电路图

自己做实验的时候写的代码，保证编译直接可以用，仿真跟下载FPGA开发板都做了，后面的附加题也有。