VIVADO中UART IP核 使用的是AXI-lite通信协议，外部接口分别为RX、TX以及Interrupt。该工程中使用了UART IP核，并且写了AXI-Lite mater部分代码实现UART IP核通信，在tb文件中写了UART rtl代码，可实现IP核与代码直接的发送接收。代码可直接进行仿真。
2025-02-11 17:30:30
35.59MB
1
Xilinx Srio详解&IP核使用，还算比较有用的资料，尤其是对IP核接口各个信号的说明很有用，基本值得参考
2022-08-31 11:10:08
2.15MB
1
详细介绍了RapidIO的原理及IP核使用方法，内容简单易懂，对需要了解的朋友应该有比较大的帮助。
2022-06-20 10:24:47
3.08MB
1
详细介绍了如何使用赛灵思公司的DDR3 ip核进行设计，由浅入深，面面俱到，只要看完这篇文档应该可以上手了，资源很不错，如果有问题可以留言给我，我最近也在研究DDR3的开发设计，下一步准备写一些测试程序上传，希望大家捧场。
2022-05-21 10:53:48
24.49MB
1
已调通，频率可控，https://blog.csdn.net/lgk1996/article/details/123245246?spm=1001.2014.3001.5502。
2022-04-21 11:26:36
9.05MB
1
XILINX_DDR3_IP核使用教程 XILINX_DDR3_IP核使用教程 XILINX_DDR3_IP核使用教程
2022-01-24 11:38:26
21.95MB
1
网络下载的XILIN DDR3 IP核教程，包括仿真、综合、设计、应用、最终篇5个部分，讲解的深入浅出，简明扼要，非常实用！在其指导下，完成了DDR3的设计调试！可惜没有找到出处！
2021-12-27 21:31:09
21.95MB
1
网络下载的XILIN DDR3 IP核教程，包括仿真、综合、设计、应用、最终篇5个部分，讲解的深入浅出，简明扼要，非常实用！在其指导下，完成了DDR3的设计调试！可惜没有找到出处！
2021-12-14 09:51:24
21.95MB
1