篮球进攻24S倒计时电路multisim13仿真源文件+AD硬件原理图PCB+文档说明，可以做为的学习设计参考。 该设计能进行 24 秒倒计时。主电路部分用三个自复位按钮实 现开始、暂停、复位操作，用施密特反相器和 RC 充放电电路组成按键输入消抖 电路，用两个 74ls192 组成模为 24 的减计数器，用 555 定时器实现 1HZ 的秒脉 冲输出功能，用两只数码管和两个 74ls48 组成显示电路。 篮球比赛进攻 24 秒倒计时电路： 篮球比赛中，一旦进攻超过 24 秒，电路见自动结束本轮进攻； 按下自复位按钮 A 表示本轮进攻开始，用两只数码管表示显示倒计时的 时间； 计数小于 10s 后需要对十位的 0 进行消隐显示； 计数时间到 24 秒后，个位仍需要显示 0，并产生一个一个电平点亮 LED； 在 24 秒之内，按下自复位按钮 B 表示进攻过程结束，数码管自动恢复 为 24 的初始状态； 系统还需要自恢复按键 C 构成暂停键，以随时暂停倒计时，再次按下 C 从刚才暂停的时间点继续倒计时。 题目理解： 题目要求设计一个倒计时电路，基本功能是实现 24 秒倒计时，并用三个 自

基于TMS320F28027的DSP作为主控芯片光能手机万能充电器ATLIUM设计硬件原理图+PCB+文档说明: 摘要:此设计是用TMS320F28027的DSP作为主控芯片，制作了一部太阳能充电和和逆变装置。设计主要采用了DC-DC变换器，推挽变换器，DC-AC变换器，通过算法寻找太阳能电池的最大功率点。 关键词：DSP、充电、buck电路、最大功率点跟踪、登山法 一、引言： 二、系统方案： 三、系统硬件设计 1、硬件系统电路框图：

EP2C8Q208_RTL8201CL_(Dual link DVI) Hub主控板Protel99S设计硬件原理图PCB+BOM+FPGA Verilog源码+设计文档说明， 硬件4层板设计，大小为204x113mm，Protel 99se 设计的DDB后缀项目工程文件，包括完整无误的原理图和PCB印制板图，已经在项目中使用，可用Protel或 Altium Designer(AD)软件打开或修改，可作为你产品设计的参考。 核心器件如下: DS18B20 Q? DVI_PLUG ELECTRO1 ELECTROS-VD EP2C8Q208 EPCS4 FPGA_P_AS H1102 HEADER 6 INDUCTOR JTAG LED LT1086MC PACDN006 PNP PNP Transistor RES2 RES3-VD RES4 S25FL SII163B SWPB-VD TFP410 TFP410 XTAL4-VD ZENER2 配套的cyclone2 FPGA Verilog源码文件（非工程文件）如下： clk_lvds.v clk_test.v crmu_03.v dvi_hub_03.v dvi_out_02.v Led_Ctrl_SV1.v pll.v 2.总体设计概述 本板作为DVI Hub控制板，主要功能是接收计算机输入的DVI数据，分三向下行输出 根据上述功能， Dual link DVI Hub电路板可以分为以下几个部分： 1.FPGA部分。主要包括一块FPGA（EP2C8QF256）和一个EPCS4、一个有源晶振20MHhz 2.DVI receiver 部分。主要包括2片panellink receiver（SII163B）including master and slave 3.DVI send 部分. 主要包括3片 （TFP410A） 4.存储器部分：一个flash存储器（S25FL040A）和一个IIC（AT24C18） 5.DVI 传输端口部分。包括4个DVI端子， 6.工控部分：1个温度传感器DS18B20 7.电源部分 : FPGA的bank1和4、百兆芯片和DVI receiver、DVI send用3.3V电压由一片LDO供电（加一开关电源芯片AOZ1010AI以备选）。 FPGA的bank2和3用1.5V电压由一片 LDO供电。 FPGA的核电压用1.25V电压由一片 LDO供电 8.百兆接口部分：主要包括1个百兆芯片（RTL8201CL）、1个RJ45端子和1个百兆线圈H1102。时钟由FPGA提供

RS232串口EPM1270T光耦旋转编码器CPLD设计数据采集板ALTIUM硬件原理图+PCB(2层板)+cpld逻辑源码+设计文档说明，2层板设计，大小为85x60mm，Altium Designer 设计的工程文件，包括完整的原理图及PCB文件，可以用Altium(AD)软件打开或修改，已制样板测试验证，可作为你产品设计的参考。主要器件型号列表： Library Component Count : 19 Name Description ---------------------------------------------------------------------------------------------------- ADM3202 AMS1117 CAP Capacitor CAPACITOR POL Capacitor CON10 Connector CON2 Connector CON3 Connector CON4 Connector CON6 Connector CON8 Connector DB9 EPM1270T144C5 MAX II 3.3/2.5V CPLD, 116 IOs, 1,270 Logic Elements, 144-Pin Plastic TQFP, Commercial Temperature, Speed Grade 5 LED LM2596 RES1 RES2 TIL191 XTAL ZENER1 Zener Diode 配套CPLD VERILOG逻辑QUARTUS工程文件： 220model.v aa_atest.cr.mti aa_atest.mpf aa_test.cr.mti aa_test.mpf altera_mf.v altufm_parallel0.bsf altufm_parallel0.qip altufm_parallel0.v altufm_parallel0_bb.v altufm_parallel0_inst.v asa_test.cr.mti asa_test.mpf asa_test.v at24c01_rw.done at24c01_rw.fit.smsg at24c01_rw.pin at24c01_rw.qsf at24c01_rw.qws at24c01_rw.v at24c01_tb.v atc240c_tb.cr.mti atc240c_tb.mpf A_TEST.cr.mti A_TEST.mpf a_test.v a_top_test.cr.mti a_top_test.mpf a_top_test.v clock_gen_select.v cycloneii_atoms.v db incremental_db lpm_counter0.bsf lpm_counter0.qip lpm_counter0.v lpm_counter0_bb.v lpm_counter0_inst.v lpm_counter0_wave0.jpg lpm_counter0_waveforms.html rs232rx.v rs232tx.v rs232_top.v rx_frame.v rx_frame_new.v rx_frame_new_new.v 技术要求： 1） 传送带速度为6-8米/分 2） 料的倾斜角度小于10度 3） 料间距为20毫米 4） 料宽20~200毫米 5） 要求6个打标点都要打在料宽的中心处 6）传感器到打标点的距离为200毫米 7) 通过串口可以调节传感器到打标点的距离 2、料宽数据采集板系统框图