本电路实现了同步四进制加法计数器的功能: 电路能准确地按照四进制加法计数的规律进行计数. 读者应深刻理解本例的分析和设计过程, 以为日后设计更为复杂的同步时序逻辑电路打下基础.
2024-10-27 09:41:17 108KB 数字电路
1
提出了一种基于BPN 神经网络的水印新算法,首先对数字图像进行四进制小波分解;其次,在小波域内 选择水印位嵌入的系数块,然后利用神经网络从嵌入水印的图像中恢复原始水印信息。实验结果表明这种水 印算法具有很好的性能。
2022-05-17 14:30:44 366KB 四进制小波 神经网络
1
这是我们数电实验题目: 使用74ls160和74ls161设计24进制计数器即: 用一片 74LS160 同步十进制计数器和一片 74LS161 同步二进制计数器,连接成二十四 进制的计时电路。输入信号为数字脉冲信号。
2022-05-02 14:56:31 120KB 24进制计数器
1
VB进制转换程序,可进行以下四种进制相互转换:二进制、四进制、十六进制、十进制,界面简洁,操作方便,示例演示截图如图所示。
2022-03-24 12:26:29 3KB VB源码-系统相关
1
1、设计一个有“时”,“分”,“秒”(23小时59分59秒)显示且有校时功能的电子钟; 2、 用中小规模集成电路组成电子钟; 3、画出框图和逻辑电路图,写出设计报告; 4、选做:①闹钟系统。②整点报时。③日历系统
1
十四进制减法同步计数器.pdf
2021-10-18 22:04:57 1.1MB 十四进制减法同步计数器
1
为了解决传统通信方式本身不具有隐匿信息能力的问题,本文采用FPGA设计了一个基于Duffing振子阵列的四进制混沌接收机,主要用于接收混沌Duffing振子产生的四进制混沌信号。进行信号调制时主要利用了混沌Duffing振子的时域信号具有隐蔽性和类噪声的特性构建了较为安全的通信信息;解调时,利用了Duffing振子阵列对信号的幅度敏感性,屏蔽了其相位敏感性,使其可以解调具有任意相位的混沌信号。实验结果证明该混沌接收机能正确接收具有任意相位的混沌信号,保密性能好。
1
74ls74(D触发器)做四进制加/减法器、一百/十进制减法器
2021-06-16 16:10:51 450KB Multisim 数电 74ls74 加法器
1
一般常见为36进制转10进制,但为了区分26个字母中O和I与阿拉伯数字0和1相似,所以特殊情况会用34进制转10进制( 三十四进制转十进制 )的换算。目的是排除26个字母中O和I,24个字母+10个阿拉伯数字=34。ABCDEFGHGKLMNPQRSTUVWXYZ0123456789共计34个字符串。
2021-05-07 11:30:01 3KB SQL进制转换 三十四进制 34进制
1
自己设计的四进制小波分解和重构的程序,主要用于遥感图像这一部分,希望对大家能够有所帮助!
2019-12-21 21:55:06 2.97MB 小波变换 多进制 四进制
1