简单介绍了ADI公司推出的新一代高性能模拟乘法器ADL5391的主要特性和工作原理。给出了基于ADL5391的宽带乘法器的典型应用电路，并对其进行了测试。最后设计了基于ADL5391的二倍频电路，测试结果表明该二倍频电路具有性能稳定、工作频带宽、测量精度高、抗干扰能力强等优点。

在有限域上的模算术运算中，乘法运算最基础且最耗时，因此为提高公钥密码体质的运算速度，设计出运算速度快、消耗时间少的模乘法器非常关键。该文设计出进位保留Barrett模乘法器，乘法部分利用进位保留乘法器，求模运算部分利用Barrett约减运算，用硬件描述语言进行FPGA设计与实现，避免了除法运算。对于192位的操作数，完成Barrett模乘需要约186个时钟周期，计算速率可以达到269.17 Mb/s。

介绍了肖特基二极管和乘法器的平方率检波原理，针对微波辐射计的功能设计了乘法检波模块和放大、滤波电路。乘法检波模块以ADL5391为核心，信号输入端采用差分电路，在50 MHz~2 GHz的带宽和-16~4dBm的动态范围内实现了0.999 99的输出线性度。对比测试了传统二极管检波器，与之相比，乘法检波器表现出有效带宽大、动态范围宽、线性度高、稳定性好的性能优势。

以实现25×18位带符号快速数字乘法器为目标，采用改进的基4 Booth算法以3位编码产生部分积，优化最低位产生电路，使用统一的操作扩展各部分积符号位，相比于传统方法提高了阵列规则性、节省了芯片面积；用传输门构成基本压缩器，并在此基础上优化实现高阶压缩器，进而组成一个Wallace树结构，同时将9组部分积压缩为2组，使电路仅需3级压缩、关键路径延迟时间为8个异或门延迟，有效地提高了压缩效率和降低了关键路径延迟时间。采用GF 28 nm CMOS工艺，以全定制流程设计，版图面积为0.011 2 mm2，仿真环境标准电压1.0 V、温度25℃、最高工作时钟频率1.0 GHz，系统的功耗频率比为3.52 mW/GHz，关键路径延时为636 ps，组合逻辑路径旁路寄存器的绝对延时为1.67 ns。