本资源包括主数据管理系统设计文档（完整的需求说明、演示版的数据库设计文档）与演示版的源码（c#语言），以及一本关于MDM主数据管理系统的电子书SAP MDM主数据管理SAP Master Data Management

EP2C8Q208_RTL8201CL_(Dual link DVI) Hub主控板Protel99S设计硬件原理图PCB+BOM+FPGA Verilog源码+设计文档说明， 硬件4层板设计，大小为204x113mm，Protel 99se 设计的DDB后缀项目工程文件，包括完整无误的原理图和PCB印制板图，已经在项目中使用，可用Protel或 Altium Designer(AD)软件打开或修改，可作为你产品设计的参考。 核心器件如下: DS18B20 Q? DVI_PLUG ELECTRO1 ELECTROS-VD EP2C8Q208 EPCS4 FPGA_P_AS H1102 HEADER 6 INDUCTOR JTAG LED LT1086MC PACDN006 PNP PNP Transistor RES2 RES3-VD RES4 S25FL SII163B SWPB-VD TFP410 TFP410 XTAL4-VD ZENER2 配套的cyclone2 FPGA Verilog源码文件（非工程文件）如下： clk_lvds.v clk_test.v crmu_03.v dvi_hub_03.v dvi_out_02.v Led_Ctrl_SV1.v pll.v 2.总体设计概述 本板作为DVI Hub控制板，主要功能是接收计算机输入的DVI数据，分三向下行输出 根据上述功能， Dual link DVI Hub电路板可以分为以下几个部分： 1.FPGA部分。主要包括一块FPGA（EP2C8QF256）和一个EPCS4、一个有源晶振20MHhz 2.DVI receiver 部分。主要包括2片panellink receiver（SII163B）including master and slave 3.DVI send 部分. 主要包括3片 （TFP410A） 4.存储器部分：一个flash存储器（S25FL040A）和一个IIC（AT24C18） 5.DVI 传输端口部分。包括4个DVI端子， 6.工控部分：1个温度传感器DS18B20 7.电源部分 : FPGA的bank1和4、百兆芯片和DVI receiver、DVI send用3.3V电压由一片LDO供电（加一开关电源芯片AOZ1010AI以备选）。 FPGA的bank2和3用1.5V电压由一片 LDO供电。 FPGA的核电压用1.25V电压由一片 LDO供电 8.百兆接口部分：主要包括1个百兆芯片（RTL8201CL）、1个RJ45端子和1个百兆线圈H1102。时钟由FPGA提供

EPM1270T SP2526A 16路USBHUB控制板ALTIUM设计硬件原理图+PCB(2层板)+cpld Verilog逻辑源码+设计文档资料，2层板设计，大小为166x129mm，Altium Designer 设计的工程文件，包括完整的原理图及PCB文件，可以用Altium(AD)软件打开或修改，已制样板测试验证，可作为你产品设计的参考。集成封器件型号列表： Library Component Count : 29 Name Description ---------------------------------------------------------------------------------------------------- 4 HEADER HEADER 4 8050_SOT ADM3202 BEEP CAP Capacitor CON10 Connector Cap Semi Capacitor (Semiconductor SIM Model) DB9 ELECTRO1 EPM1270T144C5 MAX II 3.3/2.5V CPLD, 116 IOs, 1,270 Logic Elements, 144-Pin Plastic TQFP, Commercial Temperature, Speed Grade 5 FE11 LED LED1 Typical RED GaAs LED LM150 OSC POWER_5MM RES1 RES2 Res3 Resistor SP2526A-2 SW-SPDT SPDT Subminiature Toggle Switch, Right Angle Mounting, Vertical Actuation SW-SPST Single-Pole, Single-Throw Switch USB_INC 电容 电阻 共阳双色发光管 晶体 可调电阻 cpld控制 Verilog逻辑源码QUARTUS工程文件： clock_gen_select.v clock_gen_select.v.bak db incremental_db README.txt rs232rx.v rs232tx.v rx_frame.v rx_frame.v.bak tx_frame.v tx_frame.v.bak usbkey_ctrl.v usbkey_ctrl.v.bak usbkey_factory_test_top.asm.rpt usbkey_factory_test_top.done usbkey_factory_test_top.dpf usbkey_factory_test_top.fit.rpt usbkey_factory_test_top.fit.smsg usbkey_factory_test_top.fit.summary usbkey_factory_test_top.flow.rpt usbkey_factory_test_top.map.rpt usbkey_factory_test_top.map.summary usbkey_factory_test_top.pin usbkey_factory_test_top.pof usbkey_factory_test_top.qpf 1、电源为DC（9V-15V）输入，支持过压过流保护； KEY电源有系统电源提供，同时其支持电源拉偏功能（4V-6V）。 2、该硬件支持16路KEY的生产测试，同时提供扩展接口，通用硬件（N）级连可以实现16x N路KEY的应用测试。 3、每一路KEY对应一个模拟开关和一个共阳极红率双色LED灯，模拟开关来控制KEY的上下电，双色LED灯用于指示KEY的测试状态，绿灯亮为测试PASS，红灯亮为测试FAIL。 4、PC通过异步串口与该硬件通信，提供KEY的控制及状态指示信息。 5、支持蜂鸣器语音报警。 6、支持UKEY短路保护及状态指示灯。 7、支持单按键UKEY 依次上电功能。

RS232串口EPM1270T光耦旋转编码器CPLD设计数据采集板ALTIUM硬件原理图+PCB(2层板)+cpld逻辑源码+设计文档说明，2层板设计，大小为85x60mm，Altium Designer 设计的工程文件，包括完整的原理图及PCB文件，可以用Altium(AD)软件打开或修改，已制样板测试验证，可作为你产品设计的参考。主要器件型号列表： Library Component Count : 19 Name Description ---------------------------------------------------------------------------------------------------- ADM3202 AMS1117 CAP Capacitor CAPACITOR POL Capacitor CON10 Connector CON2 Connector CON3 Connector CON4 Connector CON6 Connector CON8 Connector DB9 EPM1270T144C5 MAX II 3.3/2.5V CPLD, 116 IOs, 1,270 Logic Elements, 144-Pin Plastic TQFP, Commercial Temperature, Speed Grade 5 LED LM2596 RES1 RES2 TIL191 XTAL ZENER1 Zener Diode 配套CPLD VERILOG逻辑QUARTUS工程文件： 220model.v aa_atest.cr.mti aa_atest.mpf aa_test.cr.mti aa_test.mpf altera_mf.v altufm_parallel0.bsf altufm_parallel0.qip altufm_parallel0.v altufm_parallel0_bb.v altufm_parallel0_inst.v asa_test.cr.mti asa_test.mpf asa_test.v at24c01_rw.done at24c01_rw.fit.smsg at24c01_rw.pin at24c01_rw.qsf at24c01_rw.qws at24c01_rw.v at24c01_tb.v atc240c_tb.cr.mti atc240c_tb.mpf A_TEST.cr.mti A_TEST.mpf a_test.v a_top_test.cr.mti a_top_test.mpf a_top_test.v clock_gen_select.v cycloneii_atoms.v db incremental_db lpm_counter0.bsf lpm_counter0.qip lpm_counter0.v lpm_counter0_bb.v lpm_counter0_inst.v lpm_counter0_wave0.jpg lpm_counter0_waveforms.html rs232rx.v rs232tx.v rs232_top.v rx_frame.v rx_frame_new.v rx_frame_new_new.v 技术要求： 1） 传送带速度为6-8米/分 2） 料的倾斜角度小于10度 3） 料间距为20毫米 4） 料宽20~200毫米 5） 要求6个打标点都要打在料宽的中心处 6）传感器到打标点的距离为200毫米 7) 通过串口可以调节传感器到打标点的距离 2、料宽数据采集板系统框图

一个详细的局域网监控管理系统，基于vc实现，有实现源码和详细的设计文档

基于Java聊天室的设计与实现毕业设计论文设计文档+软件源码+视频说明， Java聊天室系统主要用于实现在线聊天，基本功能包括：服务端和客户端。本系统结构如下： （1）服务端： 1、能够开启和关闭服务器 2、等待着客户端从特殊端口发送的请求 3、监听的端口并不是固定的，服务端的端口是能够自定义的 4、能够广播消息向所有连接到服务器的用户 （2）客户端： 1、能够和服务端进行连接 2、新的用户能够注册账号 3、通过用户名以及密码完成用户的登陆，连接到聊天室 4、用户能够在聊天室发送消息

基于java土地档案管理系统毕业设计论文设计文档+软件源码+视频说明， 技术：java、jsp、struts、spring、hibernate 数据库：oracle 集成开发工具：eclipse

基于Java的qq截图工具论文设计文档+软件源码+视频说明 基于java的QQ截屏工具的设计和实现能够实现对屏幕的随机截取，复制，保存以及添加文字等操作，便于用户对数据的处理。 该软件的功能： （1）随机获取屏幕指定区域； （2）编辑（添加文字）截图； （3）存储截图；

java商品供应管理系统的分析与实现毕业设计文档+软件源码+视频说明，本系统是一个独立的系统，用来解决企业采购信息的管理问题。采用JSP技术构建了一个 有效而且实用的企业采购信息管理平台，目的是为高效地完成对企业采购信息的管理。经过 对课题的深入分析，采购系统需实现以下功能模块： 各个模块实现的功能如下： 1.用户登录 对用户输入的用户名和密码进行匹配，只有合法的用户可以登录成功，进入主界面， 进行操作。是系统安全性的第一层保护层。 不同角色的用户登录（比如普通用户和超级管理员）的操作页面不一样。 2.供应商管理 灵活管理供货商，及时添加及修改供货商信息，为采购计划的制定提供保障。 3.材料管理 对材料进行管理，管理材料种类及库存，及时了解材料的库存信息，有助于做出正确 的采购选择。 4.订单管理 系统设计了多种订单。不同权限的操作员只能对其拥有权限操作的订单进行操作。 5.信息查询 根据关键字快速检索信息

STM8L05单片机设计2.4G无线通信抢答器protel硬件原理图PCB+封装库+软件源码+设计文档，硬件2层板设计，包括完整的原理图和PCB文件，已制版验证，可以做为你的设计参考。 封装库型号列表： Component Count : 19 Component Name ----------------------------------------------- 2.4G_B C0603 C0805 CON4 CON8S CON10 D0603 F0805 KEY-4S MC-306 MICROUSB PCBCOMPONENT_1 - DUPLICATE2 R0603 SOD323 SOT-23 验证板由LT8920和 STM8L051组成，主要演示2.4G的无线收发通信实验。本演示，需要两个PCBA，一个板做发射，另外一个板做接收。硬件都一样的，只是烧录进单片机的软件不同（一个是Tx的HEX文件，另外一个是Rx的HEX文件） SSOP16 TAN-A TSSOP20 YJ0603-2