频率计vhdl代码,采用max plus II
2020-12-12 21:29:27 80KB 频率计 vhdl max plus
1
基于FPGA的DDS实现,直接数字式频率合成器。一片ROM和一片DAC,再加上地址发生计数器和寄存器即可。
2020-01-03 11:42:10 829KB DDS,VHDL代码
1
用quartus2中的VHDL语言编写程序,实现音乐VHDL代码——友谊天长地久
2020-01-03 11:35:10 194KB FPGA VHDL
1
8051IP核Verilog和VHDL代码全集.A:8051核(Verilog版)::反向解剖是学习IC设计的捷径,希望对大家有帮助!
2020-01-03 11:24:33 247KB 8051IP Verilog VHDL 代码
1
介绍了基于Altera提供的DSP Builder开发工具从Simulink模型自动生成VHDL代码的一种新的FPGA设计 流程,并基于此流程实现了一个7阶FIR数字低通滤波器。
2019-12-21 22:09:08 145KB DSP Builder VHDL FPGA
1
使用VHDL语言进行直接序列扩频通信系统的仿真,实现信源产生、解扰、交织、直扩、BPSK调制、解调、相关、解交织、解扰、判决等一系列功能。PS:有同学反映文件损坏,又重新上传了一遍
1
做论文 小设计 没有问题 用FPGA 简单的实现一个小开发
2019-12-21 22:01:48 748KB FPGA 乐曲硬件演奏 电路
1
HDB3 编码的VHDL代码,详细介绍了HDB3编码器的实现及代码
2019-12-21 22:00:17 100KB HDB3
1
中国几乎所有卫星用的都是一款基于sparc v7体系结构的开源CPU:ERC32。本资源所含其资料和代码,另外也含有leon2 cpu的源码! 是了解卫星所用CPU的源代码,研究航天级开源CPU(ERC32,leon)的好资料。
2019-12-21 21:57:12 16.04MB ERC32 VHDL Leon leon2
1
本科毕业设计用的非常简洁实用的代码,VHDL实现
2019-12-21 21:30:27 1.92MB 频率计 VHDL
1