基于FPGA的单周期处理器设计MIPS指令集,已通过仿真验证，测试指令存于ip核调用中，详见coe文件。
2019-12-21 21:16:35
13.18MB
1
本文的主体部分首先详细描述了处理器各个独立功能模块的设计，为后续的整体设计实现提供逻辑功能支持。随后按照单周期、多周期、流水线的顺序，循序渐进的围绕着指令执行过程中需经历的五个阶段，详细描述了3个版本的处理器中各阶段的逻辑设计。在完成了各个版本的CPU的整体逻辑设计后，通过Quartus II时序仿真软件在所设计的CPU上运行了测试程序，测试输出波形表明了处理器逻辑设计的正确性。
附录包含了三个版本处理器实现的源码。
2019-12-21 21:16:34
10.53MB
1
一个用VerilogHDL语言实现的单时钟周期CPU原代码，里面有完整的工程代码，逻辑图，报告文档等。此CPU共完成了16条常见MIPS指令。
2019-12-21 21:14:52
3.58MB
1
一个VerilogHDL语言实现的MIPS指令系统多周期CPU，内附源代码，设计图及详细设计文档，以及运行结果截图。
2019-12-21 21:14:52
11.85MB
1
本科生计算机组成原理课程大作业，使用Xilinx N4开发板，实验实现：31条MIPS指令单周期CPU
可通过前仿真但不能下板，原因未查明
2019-12-21 20:47:15
5.25MB
1