实验五——单周期MIPS处理器的设计与实现1主要涵盖了MIPS处理器的基础知识，单周期处理器的设计方法以及如何通过增量方式实现这一处理器。该实验旨在帮助学生熟悉MIPS处理器的常用指令集，掌握单周期处理器的数据通路和控制单元设计，以及进行功能验证。 MIPS处理器是一种流行的精简指令集计算机（RISC）架构，具有简洁高效的特点。在实验中，学生需要掌握至少10条MIPS指令，例如 lw（load word，从内存加载数据到寄存器）、sw（store word，将寄存器数据存储到内存）、lui（load upper immediate，加载立即数的高16位）、ori（or immediate，或操作立即数）、addiu（add immediate unsigned，无符号加立即数）、addu（add unsigned，无符号加法）、slt（set less than，设置小于标志）、beq（branch if equal，等于则跳转）、bne（branch if not equal，不等于则跳转）和j（jump，无条件跳转）。 单周期处理器设计中，数据通路是处理器的核心部分，它处理指令和数据，包括ALU（算术逻辑单元）、寄存器、存储器访问等。控制单元则负责解读当前指令，生成必要的控制信号以驱动数据通路。在这个实验中，数据通路采用32位宽度，以匹配MIPS的32位指令集。寄存器文件由32个32位寄存器构成，支持异步读/同步写操作。指令存储器和数据存储器分别使用ROM和RAM，前者异步读取指令，后者则采用异步读/同步写模式。 实验环境包括Windows 10或Ubuntu 16.04操作系统，以及Xilinx Vivado 2018.2开发工具，利用FPGA（现场可编程门阵列）硬件云平台进行实际实现。在设计过程中，学生需要按照增量方式进行，这意味着他们将逐步完善处理器的设计，从基础组件开始，如程序计数器（PC）、寄存器文件、指令存储器和数据存储器，然后添加必要的组合逻辑来实现指令解码和执行。 实验内容包括设计一个名为MiniMIPS32的处理器，它具备32位数据通路，小端模式，支持上述10条MIPS指令。处理器的寄存器文件遵循异步读/同步写模式，且采用哈佛结构，即独立的指令存储器和数据存储器，指令存储器用ROM实现，数据存储器用RAM实现。设计的顶层模块MiniMIPS32_SYS连接了各个子模块，包括输入输出端口，以实现与外部存储器的通信。 这个实验是一个全面的实践项目，涵盖了处理器设计的多个关键方面，包括硬件描述语言（如SystemVerilog HDL）、微体系结构和逻辑控制，旨在深化学生对MIPS处理器工作原理的理解，并提升他们在FPGA开发中的技能。通过这个实验，学生将能够亲手构建一个基本的MIPS处理器，并通过测试用例验证其正确性。

计算机组成原理 - 基于 MIPS 指令系统的处理器设计

本实验从 MIPS 单周期 CPU 开始逐步构建无冲突冒险的理想指令流水线，能处理分支相关的指令流水线，采用气泡处理数据相关的气泡式流水线，采用重定向解决数据相关的重定向流水线。并最终在 MIPS 五段流水线上实现动态分支预测技术。 第1关：单周期CPU(24条指令).txt 第2关：理想流水线设计.txt 第3关：气泡流水线设计(EX段分支3624版本).txt 第4关：重定向流水线(EX段分支2298版本).txt 第7关：单周期MIPS+单级中断.txt 第9关：多级嵌套中断(EPC内存堆栈保存).txt （其余关卡还在持续更新当中……）

单周期MIPS设计，logisim平台，9条指令，外加详细版实验报告，同时还有指令测试集。利用 Logisim 平台构建的运算器、寄存器文件、存储系统等部件，以及其它功能部件，构建 一个 32 位 MIPS CPU 单周期处理器。要求支持 9 条 MIPS 核心指令，包括运算类指令 ADD、 SUBI、AND、ORI、SLT，访存指令 LW、SW，分支指令 BEQ、J。 1.程序实现了ADADD、ADDI、AND、ORI、SLT，访存指令 LW、SW，分支指令 BEQ、J这九条核心指令，同时也实现了OR指令和BNE指令。 2、对于九条指令的测试结果都达到预期 3、对于给出的排序程序也能给出相应的正确结果。 该MIPS设计思路清晰，实验报告中给出了详细的实验思路及步骤，通俗易懂。

计组头歌实验：MIPS单周期CPU设计(24条指令)(HUST)1-4关源码

使用 Logisim 来创建一个16-位单时钟周期 CPU。 制作一个寄存器组(也称寄存器文件)模块(组件)。 制作一个 ALU,该 ALU 暂时可以仅实现 ADD,SUB,AND,OR 四种运算 制作一个下一条指令的逻辑,即 PC(程序计数寄存器)的逻辑 CPU 包括以下器件: 1)寄存器文件 2)PC 寄存器及每时钟周期 PC+1 的逻辑(需要认真阅读一下后面的说明) 3)ALU 4)指令内存(为了简单，建议你使用系统提供的 ROM，而不是 RAM)

(2)根据 ADD 的操作确定所需器件，PC 寄存器、指令存储器（instruction (3)根据指令所需用到的操作及部件的输入输出关系，可以得到如下数据通路

使用的是mips 指令实现的简单排序，使用mars打开，可以运行。

压缩包里有 1，四位快速运算器 2，八位快速运算器 3，十六位快速运算器 4，三十二位快速运算器 5，MIPS运算器设计 6，MIPS寄存器设计 7，原码一位乘法器