西工大FPGA技术实验报告 软件与微电子学院 仅供学习交流使用 内容： 24 小时制计时器 一．目的及要求 本实验旨在设计一个24小时制的计数器。可参考以下算法： 结合 60 进制和 24 进制计数器，对于秒和分使用 60 进制计数器，对于小时使用 24 进制计数器。实验以 clr ，set，hour_in[5:0] ，min_in[6:0] ，sec_in[6:0] ， en ，clk 为输入信号。clr 异步清零信号，当其值为 1 时，计数器清零。set 为置位 信号，hour_in[5:0] ，min_in[6:0] ，sec_in[6:0] ，为预置信息输入信号，当 set 值 为 1 时，输出信号变为预置信号中的值。en 为输出使能端，当其值为 1 时，计数 器计数，否则暂停计数。clk 为时钟信号，当其上跳沿到来时，计数器计数。 hour[5:0] ，min[6:0] ，sec[6:0]为输出信号，分别存储计数器的时、分、秒信号。

合工大FPGA实验报告

嵌入式逻辑分析仪在FPGA实验教学中的应用.pdf

此款开发板使用的是Xilinx公司的Zynq7000系列的芯片，型号为XC7Z010-1CLG400C， 400 个引脚的 FBGA 封装。ZYNQ7000 芯片可分成处理器系统部分 Processor System（PS） 和可编程逻辑部分 Programmable Logic（PL）。在 AX7010 开发板上，ZYNQ7000 的 PS 部分和 PL 部分都搭载了丰富的外部接口和设备，方便用户的使用和功能验证。另外开发板上 集成了 Xilinx USB Cable 下载器电路，用户只要用一个 USB 线就可以对开发板进行下载和调 试。

南理工研究生作业，基于线性调频信号的脉冲压缩处理，MATLAB源码，中频采样、正交变换、匹配滤波、求模输出。范例程序：200MHz采样基于FPGA的ADS4249的实现

挺不错的一本FPGA设计指导，包含挺多例程的

在fpga实验版上实现4位7段数码管动态显示，数字递增

里面讲述了EDA的各种实验，在我空间里能下载到实验源码

基于FPGA的交通灯的设计实验，采用VHDL编写程序，并在QUARTUS II工具平台仿真，下载到实验箱进行验证。本次设计较复杂，如果不采用状态机的方式实现起来会非常繁琐，所以在功能中采用状态机的方式实现。

本实验利用DE2-115开发板及AD、DA扩展板实现一个数字式AM调制解调器，并要求测试调制解调器的功能和解调性能。ADDA扩展板是 利用HSMC接口进行扩展的子卡，相当于FPGA的一个外设。 2)扩展板提供两路65M，14位采样分辨率的ADC以及两路125M，14位采样精度的DAC。将设计好的AM调制器代码下载到演示板，调制信号由FPGA内部产生，设置调参数，包括载波频率，调制信号频率，调制指数。用示波器观察DAC