PLL(锁相环频率合成)中小数分频的原理以及Σ-Δ调制技术(SDM)在小数分频中的作用。纯理论推导与描述。
2019-12-21 19:41:04 759KB 小数分频 SDM PLL 锁相环
1
本程序实现了完整版计算器,包括加减乘除、带小数点显示、带小数点输入、此外还有带时钟功能。当然也可以实现函数功能,只是东西太多了,放不开了。。就没有加上。以后在上传吧.带仿真文件的,一定要用Proteus7.8版本,或者以上,否则可能版本过低,仿真出现问题。
2019-12-21 18:54:59 179KB 计算器 proteus仿真 完整版 带小数点
1
这是一个基于verilog的小数分频,在FPGA开发设计中,分频模块必不可少的会用到。
2015-03-19 00:00:00 292KB verilog 小数分频
1
这个java程序是我自己写的,当时想在网上找一个,发现别人提供的和自己需要的不一样,现在我把自己的代码放到网上,希望大家能够提出意见,给希望给大家帮助。
2014-05-31 00:00:00 15KB 带括号 小数点 计算器程序 java
1
任意分频的verilog 语言实现(占空比50%) 1. 偶数倍(2N)分频 2. 奇数倍(2N+1)分频 3. N-0.5 倍分频 4. 任意整数带小数分频
2012-12-11 00:00:00 82KB 任意分频 小数分频 整数分频 verilog
1
任意数分频(包括奇偶数和小数)的设计方法(含VHDL例子) 任意数分频(包括奇偶数和小数)的设计方法(含VHDL例子) 任意数分频(包括奇偶数和小数)的设计方法(含VHDL例子) 任意数分频(包括奇偶数和小数)的设计方法(含VHDL例子) 任意数分频(包括奇偶数和小数)的设计方法(含VHDL例子)
2009-05-28 00:00:00 23KB 分频 VHDL
1