XILINX XC6SLX16 Spartan6 FPGA开发板 Verilog设计50个逻辑DEMO源码，包括： 10_ip_ram 11_ip_fifo 12_uart_loopback_top 12_uart_top_rs232 13_rs485_uart_top 14_lcd_rgb_colorbar 15_lcd_rgb_char 16_top_hdmi_colorbar 17_hdmi_block_move_top 18_top_remote_rcv 19_top_cymometer 1_flow_led 20_e2prom_top 21_rtc_lcd 22_hs_ad_da 23_hs_dual_da 24_hs_dual_ad 25_audio_loopbck 26_top_ddr3_rw 27_audio_record 28_top_audio_sd 29_ov7725_lcd 2_key_led 30_ov7725_hdmi 31_ov5640_lcd 32_ov5640_hdmi 33_mt9v034_lcd 34_mt9v034_hdmi 35_top_sd_rw 36_sd_bmp_lcd 37_sd_bmp_hdmi 38_mdio_rw_test 39_eth_arp_test 3_key_beep 40_eth_udp_loop 41_eth_ddr3_lcd 42_eth_vedio_transmit 43_ov5640_hdmi_scale 44_ov7725_hdmi_rotate 45_ov5640_hdmi_yuv 46_ov5640_hdmi_median_filter 47_ov5640_hdmi_img_binarization 48_ov5640_hdmi_sobel 49_dual_ov5640_hdmi 4_touch_led 50_digital_recognition 5_breath_led 6_seg_led_static_top 7_seg_led_top 8_top_traffic 9_ip_pll XILINX XC6SLX16 Spartan6 超越者FPGA开发板原理图_V1.5.pdf

EP4CE22F17C8 CYCLONE IVE FPGA开发板ALTIUM设计原理图+PCB+封装文件+FPGA源码,采用4层板设计，板子大小为118x90mm，双面布局布线..主要器件为FPGA EP4CE22F17C8，W5200,网口_HR911105A,HY57V561620, WM8731，音频输入输出接口，TF卡座等。Altium Designer 设计的工程文件，包括完整的原理图、PCB文件，可以用Altium(AD)软件打开或修改，可作为你产品设计的参考。

Lattice LFE2-6E-5T144C_RTL8201CL双网口控制板AD设计硬件原理图+PCB+封装+FPGA源码，采用4层板设计，板子大小为178x45mm，双面布局布线，主要器件为Lattice FPGA LFE2-6E-5T144C.RTL8201CL,GD62H1016MC,AOZ1010AI等。包括完整的原理图及PCB文件，可以用Altium(AD)软件打开或修改，已经制板并在实际项目中使用，可作为你产品设计的参考。

音频信号分析仪的FPGA源码[1] 有需要的自己拿去看看

里面有提取信号fft特征参数的具体实现，运行完全没问题，平台为quartus2

电子设计大赛 音频信号分析仪的FPGA源码 电子设计大赛 音频信号分析仪的FPGA源码 电子设计大赛 音频信号分析仪的FPGA源码

在Xilinx FPGA SF-SP6平台（某宝特权同学FPGA开发板）上实现的超声波测距功能，采用 HC-SR04超声波收发模块。有效测距范围为4米以内。

w5500 TCP/IP协议栈 FPGA源码 verilog 开发

基于quartus的FPGA/CPLD数字系统设计实例的源码