该设计主要负责实现基于GSM 标准的多载波数字下变频（DDC）和数字上变频（DUC），DDC 接收数字中频信号，输出数据通过CPRI接口传输给数字基带进行处理，数字基带通过CPRI就口把数据传输给DUC模块，把基带信号频谱搬移到数字中频，输出给DA。 本文描述DDC & DUC 的逻辑设计的详细说明，定义各个模块所需要完成的功能，各个模块的接口，及用户需要配置的各个寄存器进行说明。 该参考设计的目标器件是：LFE2M100E-7F900CES。

基于STM32的正弦波上下变频-附件资源

原创。详细介绍了5G NR 上变频、下变频及相位补偿，应该是目前全网能搜到的最详细的资料了，下载后不能看请移步我的主页查看https://blog.csdn.net/zzx1012151040/article/details/121125615

https://blog.csdn.net/gzy0506/article/details/120730465 所描述的matlab代码

使用verilog编写的上下变频模块，这里使用了Xilinx的IP核，并将所采用的频率进行了参数设计。

数字下变频器（Digital Down-Converter，DDC）是宽带数字接收机的重要组成部分，本文基于FPGA芯片Stratix II EP2S60F672C4设计了一个适用于宽带数字接收机的带宽可变的数字下变频器（VB-DDC）。该VB-DDC结合了传统数字下变频结构与多相滤波结构的优点，实现了对输入中频信号的高效高速处理，同时可以在较大范围内对信号处理带宽进行灵活配置。硬件调试结果验证了本设计的有效性。

8GS_s_14bit_RF_DAC中数字上变频器的ASIC实现_汪旭兴.pdf 基于高速采样的实时DDC架构技术_吴晓晔.pdf 基于FPGA的磁共振接收机数字下变频设计_赵超.pdf 数字变频链路中多采样率滤波器研究_刘晟.pdf 数字中频实现技术研究_尹未秋.caj An Economical TDM Design of Multichannel Digital DownConverter.caj Compressed sensi_省略_eband ISAR radar_HOU QingKai.pdf DUC的FPGA实现及在EDGE_QAM中的应用_王涛.pdf farley2018.pdf hatai2015.pdf motta2019.pdf New method to im_省略_ in radar system_.pdf

基于MATLAB的数字下变频器的设计与仿真应用 数字下变频的主要功能包括三个方面：第一是变频，数字混频器将数字中频信号和数控振荡器（Numerical Control Oscil- lator- - NCO）产生的正交本振信号相乘，生成 I/Q 两路混频信号，将感兴趣的信号下变频至零中频；第二是低通滤波，滤除带外信号，提取有用信号；第三是采样速率转换，降低采样速率，以利于后续信号处理，大抽取因子范围提供了可设计成宽带或窄带数字信道的能力，并且提供了高的处理增益[2]。

硕士学位论文：基于FPGA的宽带数字下变频的实现

GPS的导航电文(50 Hz)先是由伪随机码(1.023 MHz)进行扩频,再对1 575.42 MHz的载波进行二 进制移相键控(BPSK)调制.对于高达1 575.42 MHz的载波信号,接收机不可能直接对其处理,因此必 须进行下变频.由于载波频率与扩频码的频率相差太大,因此GPS接收机一般采用多级下变频的超外差 结构[1]完成信号的下变频.这种方法结构复杂,所需器件多,且所需的模拟器件功耗远高于数字器件.与 之相比,数字器件有着更高的集成工艺,更低的功耗和更低的成本.因此数字下变频较模拟混频方法具有 体积、成本和功耗上的巨大优势.数字下变频方法是将较高频率的经A/D转换的信号,利用算法如数字 混频和梳状滤波[2,3]、重抽样算法[4,5]完成信号的下变频.当然数字下变频不可能直接处理1 575.42 MHz 的载波,本文提出的算法是在经过一级模拟下变频基础上,用压缩抽取的方法完成数字化的中频信号的下 变频,较之数字混频的方法需要更少的运算量,只用加法即可完成,节省时间开销和CPU占用开销.