实现等精度测频率,采用50MHz的参考时钟,包含testbench文件,可在vivado,quartus仿真,实测范围可在1~100MHz。其他频率范围没有测试,理论上可以全频带。低频周期低于门闸周期时候,采用测周法,并同步信号,避免了等精度门闸时间长度的限制无法测量超低频率的问题。
2021-07-02 09:15:42 4KB FPGA verilog仿真 等精度测频率
1
曼彻斯特编译码 verilog 仿真 实现
2021-07-01 13:26:22 3KB 曼彻斯特编译码 verilog 仿真实现
1
eMMC Verilog仿真模型,用于FPGA eMMC 控制器仿真测试,支持e-MMC 4.51,是开发FPGA eMMC controler 的测试仿真模型。
2021-04-11 13:16:51 33KB eMMC仿真模型 eMMC verilog测试模型
1
modelsim-10.5-win64-se安装软件+安装说明,支持 win7(64位),win8,win10系统;不支持XP,win7(32位)系统; 安装注意事项: 1、软件安装包路径和安装路径都不能有中文; 2、安装之前关闭电脑所有杀毒软件和防火墙,360安全卫士等;
芯片及拓展功能Verilog仿真 芯片清单:CD4532、74X138、74HC4511、74HC151、74HC85、74HC283、74HC/HCT194、74LVC161 拓展功能: 1、 用二片CD4532构成16-4线优先编码器; 2、 用74X139和74X138构成5线-32线译码器; 3、 将两片74LS151连接成一个16选1的数据选择器 4、 用74HC85组成16位数值比较器; 5、 篮球24秒计时显示器。
2021-02-18 15:02:29 2.85MB verilog verilog仿真
1
IC设计FPGA设计at24c16_sdram_sram VERILOG仿真模型源码文件,均是项目设计用到的测试激励模型,包括EEPROM-at24c16仿真模型,sdram,SRAM仿真模型,可以做为你的设计参考。
w25q128 官方verilog仿真模型,有助于开发QSPI外设IP,用于QSPI/SPI外设的仿真和调试。
2019-12-21 21:56:35 293KB w25q12 verilo
1
从网上下载的opensource sd card 仿真模型,调试时发现代码写的质量比较差,更正了一些错误,用于仿真一些基本操作还可以,参看代码中的命令编号case处理,不是所有命令都支持,单个block 读,多block连续读,已经验证。其他读写没有使用,不知道是否有问题。
2019-12-21 20:19:17 31KB SDCARD VERILOG SIMULATION
1
RS编码器 verilog 仿真功能实现
2019-12-21 20:18:50 12KB RS编码器 verilog 仿真
1
UART verilog仿真实现 仿真功能实现
2019-12-21 20:18:50 3KB UART verilog 仿真 实现
1