高速数模转换模块使用指南，支持黑金fpga开发板。其中包括波形、原理图

在ADC设计中，噪声有多个来源，主要是 ADC 自身的电源，特别是在转换器周围设计和放置的电路走向。通过优化的设计考虑，可以把噪声对高速采集应用的影响最小化。数字电路通常会在其电源线路上产生噪声。如果还使用相同的电源对模拟或混合信号器件进行供电，则此噪声可以通过它们的电源插针耦合至这些元件。从某种程度上来说，它们的模拟或混合信号元件具有良好的电源抑制性能，这不会影响模拟或混合信号元件。 但是，正如数据表上所说明的那样，模拟和混合信号器件的电源抑制比 (PSRR) 通常指具有两个不同稳定直流电源电压的单个参数(例如偏移电压)的差异。此规格很少提及元件在抑制电源上的高频噪声方面如何发挥效能。有了高

在高速数据采集中,高速ADC的选用和数据的存储是两个关键问题。本文介绍一种精度为12位、采样速率达25Msps的高速模数转换器AD9225,并给出其与8位RAM628512存储器的接口电路。由于存储操作的写信号线是关键所在,故给出其详细的获取方法。

随着数字信号处理技术和数字电路工作速度的提高，以及对于系统灵敏度等要求的不断提高，对于高速、高精度的ADC、DAC的指标都提出了很高的要求。比如在移动通信、图像采集等应用领域中，一方面要求ADC有比较高的采样率以采集高带宽的输入信号，另一方面又要有比较高的位数以分辨细微的变化。因此，保证ADC/DAC在高速采样情况下的精度是一个很关键的问题ADC/DAC芯片的性能测试是由芯片生产厂家完成的，需要借助昂贵的半导体测试仪器，但是对于板级和系统级的设计人员来说，更重要的是如何验证芯片在板级或系统级应用上的真正性能指标。

案例说明 1.Kintex-7 FPGA使用SRIO IP核作为Initiator，通过AD9613模块采集AD数据。AD9613采样率为250MSPS，双通道12bit，12bit按照16bit发送，因此数据量为16bit * 2 * 250M = 8Gbps； 2.AD数据通过SRIO由Kintex-7发送到C6678 DSP(Target)的0x0C3F0000~0x0C3F7FFF的地址空间，数据量为32KByte，使用SWRITE方式，期间每传16KByte数据后就发送一个DOORBELL信息，让C6678做乒乓处理。Kintex-7通过SRIO与C6678连接，共4个lane，每个lane的通信速率为5Gbps，数据有效带宽为20Gbps * 80% = 16Gbps； 3.采集到的AD数据可分别通过Xilinx Vivado和TI CCS软件查看波形，并在C6678做FFT处理。 此开发案例基于创龙Kintex-7+C6678评估板TL6678F-EasyEVM进行。

最近做电赛，找到一个不错的文章，希望对大家有帮助。

高速AD的FPGA程序，好东西啊，都看看吧

黑金动力社区推出的高速 AD/DA 模块使用指南，此模块需要与其他开 发板配合使用，暂时支持 FPGA 黑金开发板（DB2C8）和 FPGA 黑金开发板学生版（DB2C5），后续支持硬件将通过黑金动力社区更新。

针对高速ADC电路设计的特点,本文重点讨论了包含高速ADC的硬件电路设计中印刷电路板布局时所必须引起注意的电磁兼容问题,包括数字地和模拟地、数字电源和模拟电源的隔离,ADC输入信号、输出信号的处理以及采样时钟的处理等,并给出了一个成功布局的例子。

TLC5510是美国德州仪器（TI）公司生产的８位半闪速结构模数转换器，它采用CMOS工艺制造，可提供最小２０Msps的采样率。可广泛用于数字ＴＶ、医学图像、视频会议、高速数据转换以及ＱＡＭ解调器等方面。文中介绍了TLC5510的性能指标、引脚功能、内部结构和操作时序，给出了TLC5510的应用线路设计和参考电压的配置方法。