搜索【异步FIFO】的结果

基于UVM的异步fifo验证框架设计

1、设计异步fifo读写控制，包括读空、写满模块设计，设计可变位宽与深度fifo存储单元。 2、基于UVM搭建验证平台，分别设计读与写agent，设计多个testcase验证设计功能。

2022-07-22 09:05:56 377KB 数字ic验证 UVM

1

博文【异步FIFO的设计和功能验证】的源码，包含异步FIFO模块的RTL代码文件、Testbench 代码文件、tcl和makefile脚本文件

2022-06-13 18:46:57 9KB 异步FIFO 源码 RTL

1

异步fifo数据交互处理

2022-05-13 09:01:06 11KB verilog

1

异步FIFO verilog代码

Verilong代码编写的异步FIFO，modelsim仿真通uo

2022-05-12 22:48:48 3KB verilong FIFO

1

基于FT2232H的高速数据采集系统设计

本系统采用FTDI公司第五代USB2.0接口芯片FT2232H,利用其异步FIFO接口与STM32F103的FSMC接口相互传输数据，使用LabView设计上位机界面，调用其提供的动态链接库DLL和MCU固件库,可快速实现高速接口的数据传输。

2022-05-03 17:26:03 89KB USB2.0 FT2232H 异步FIFO LabVIEW

1

异步FIFO的设计文档.doc

2022-03-11 17:16:12 278KB fifo

1

异步FIFO解决方案

跨时钟域FIFO读写空、满信号产生解析，有部分参考代码

2022-03-02 01:11:39 844KB FIFO

1

基于FPGA异步FIFO设计完整报告

基于FPGA异步FIFO设计完整报告，发送接收模块

2022-01-01 16:35:39 443KB FPGA 异步 FIFO

1

异步fifomem.v

异步fifomem.v-数字IC初学者入门

2021-12-30 21:02:32 568B 数字IC 前端设计 verilog

异步fifo的sync_r2w.v

关于异步fifo中把读时钟域同步到写时钟域处理设计代码实现_打两拍

2021-12-30 21:02:31 615B 数字IC 前端设计 verilog