无置数端+有置数端可变模计数器Cyclone4E FPGA设计Verilog逻辑源码Quartus工程文件， Quartus软件版本11.0, FPGA型号为CYCLONE4E系列中的EP4CE6E22C8,可以做为你的学习设计参考。
module cnt_kb_1(clk,clr,m,q);
input clk,clr; //输入时钟，清零端（1有效）
input[6:0] m; //模值输入端，m只能由小到大变化，否则出错
output[6:0] q; //计数输出端
reg[6:0] q; //计数输出端寄存器
reg[6:0] md; //7位md寄存器
always@(posedge clk) //时钟上升沿触发
begin
md<=m-7'b1; //将m减1赋予md
if(clr) //判断clr是否有效
begin
q<=0; //q清零
end
else //当清零端无效时候
if(q==md) //判断q是否等于
2021-08-23 13:06:57
280KB
用stm32定时器TIM1产生4路输出，使用库函数，提供一个直接修改CCRn寄存器的函数，可随时改变PWM占空比，用来做4驱智能竞速车非常方便
2021-08-23 09:03:42
2KB
1