数码管时钟 电子钟 时分秒 可调时分 基本功能（1） 可由按键调整时间（2） 可整点报时（“嘟、嘟”声）（3） 可设定时，定时时间到发出“嘟、嘟”声显示器件可选 段式LED显示或者LCD模块显示，嘟嘟声可选用蜂鸣器。

适用于stm32f103开发板，主要是实现pwm输出，同时可以实现频率连续可调和占空比的连续可变

由51单片机+led灯+按键组成的模式可调速度可调的动态led灯电路原理图和源程序和proteus仿真

基于VLC库的播放器ocx源码，简单实用，可以使用web调用，含源码及编译好的程序

本程序功能包括时钟计数、可调时、整点报时等。对初学FPGA的同鞋十分有用。程序本人亲自编写、测试，没问题。芯片用的是cyclone3。

game-ec3.4破解版 可调试,我自己破解的,说是破解其实就是删除了验证程序...但是确实可以用= =

#include #define uint unsigned int #define uchar unsigned char uchar code table[]= {0x3f,0x06,0x5b,0x4f, 0x66,0x6d,0x7d,0x07, 0x7f,0x6f,0x77,0x7c, 0x39,0x5e,0x79,0x71,0}; uchar sec,min,hour,kfnum,tt; sbit key1=P0^0; sbit keyfunc=P0^1; void init(); void delay(uchar z); void display(uchar sec,uchar min,uchar hour); void keyscan(); void main() { init(); while(1) { keyscan(); } }

本资源是用利用CPLD设计可调时数字钟，实现数字钟的一些基本功能，文件包含和设计报告，原理图，实习课件，采用verilog语言编程，主要用于提交期末实习的课设报告，该课设包含目录、原理、程序、实验心得等内容，供大家参考

spwm vhdl源程序 测试可用 频率可调 256个点

0 引言 　　随着科技的不断的发展，对集成电路的要求越来越高。FPGA／CPLD也被大量的应用。它具有编程灵活、集成度高、设计开发周期短、适用范围宽、开发工具先进、设计制造成本低、对设计者的硬件经验要求低、标准产品无需测试、保密性强、价格大众化等特点，可实现较大规模的电路设计，因此被广泛应用于产品的原型设计和产品生产（一般在10,000件以下）之中。几乎所有应用中小规模通用数字集成电路的场合均可应用CPLD器件。CPLD器件已成为电子产品不可缺少的组成部分，它的设计和应用成为电子工程师必备的一种技能。FPGA采用了逻辑单元阵列LCA（Logic Cell Array）这样一个概念，内部包括可配