采用通用定时器9，产生一个周期为2ms，高电平为3.3V的矩形波，其高电平脉冲宽度为500μS；采用通用定时器3的输入捕获功能对该脉冲宽度进行测量，并利用调试助手确认测量结果；按键 KEY-UP不按下时LED0点亮，闪烁周期为1s。若按键KEY-UP被按下，LED0灭，LED1点亮，完成任务1和2，并在LCD上显示测量结果；每秒刷新1次，刷新10次后退出。
2021-10-14 08:49:09
3.64MB
1
研旭TMS320F28335开发板的外设开发示例程序-高精度PWM波部分，F28335的初学者做参考很不错！可以参考代码中的寄存器配置和工程构建方式。
2021-09-16 10:06:57
461KB
1
测试没有问题，STM32F10x输出3相SPWM波形，可驱动三相桥，包含完整工程及源码
2021-09-06 13:04:43
2.96MB
PWM波实验FPGA设计Verilog逻辑源码Quartus11.0工程文件,FPGA型号为CYCLONE4E系列中的EP4CE6E22C8,可以做为你的学习设计参考。
module pwm(clk,reset,key,led);
input clk,reset,key;
output led;
reg pwm_out;
reg key_out;
parameter s0=2'b00,s1=2'b01,s2=2'b10,s3=2'b11;
reg [1:0] state;
reg [31:0] clk_counter;
reg [9:0] pwm_counter;
reg flag;
/******************按键消抖**************************/
always @(posedge clk)
begin
case (state)
s0:
begin
key_out<=1'b1;
if(key==1'b0)
state<=s1;
else
state<=s0;
end
s1:
begin
if(key==1'b0)
state<=s2;
else
state<=s0;
end
s2:
begin
if(key==1'b0)
state<=s3;
else
state<=s0;
end
s3:
begin
if(key==1'b0)
begin
key_out<=1'b0;
state<=s3;
end
else
begin
key_out<=1'b1;
state<=s0;
end
end
default:
state<=s0;
endcase
end
always @(posedge clk)
begin
clk_counter<=clk_counter+1'b1;
if (clk_counter[13:4]
2021-08-23 13:07:37
3.01MB