搜索【vivad】的结果

基于Basys3与Vivado的数字逻辑Verilog 实验参考

特点: 基于Basys3的实验教程, 共20个实验, 给出详细的实验步骤与源码.

2019-12-21 20:19:18 15.56MB Vivado Verilog 数字逻辑 Basys3

1

FPGA vivado Verilog语言实现AM信号调制

基于FPGA实现的AM信号调制，使用vivado2014 Verilog编程语言实现AM信号调制

2019-12-21 20:18:43 63.69MB Verilog vivado FPGA am调制

1

zynq-7000 从零开始入门

zynq-7000开发流程，快速入门，快速学习vivado和SDk开发软件

2019-12-21 20:18:20 733KB zynq-7000 vivado

1

vivado2013.4和vivado 2014.2可用的license

本人亲测可以使用，测试条件是64位的win7，vivado2013.4 vivado2014.1和vivado2014.2

2019-12-21 20:18:20 661B vivado;破解

1

2037年之前的任何版本Vivado license

2037年之前的任何版本Vivado都能用亲测可用下载使用需改名

2019-12-21 20:16:27 1021B Vivado license

1

vivado约束使用说明

该文档为vivado官方参考文档，版本对应为vivado2016.3，其中详细说明了vivado软件工具中怎样为工程添加约束文件，引脚约束和时钟约束，需要一定的英文基础，可以借助有道词典的帮助来参考。

2019-12-21 20:16:25 4.24MB 约束XDC

1

Vivado2018 1 2 3 license

2037年之前的任何Vivado版本（包括HLS、AccelDSP、System Generator、软硬CPU、SOC、嵌入式Linux、重配置等等功能）都是永久使用,我用的vivodo2018.3正常使用

2019-12-21 20:16:21 723B vivado zynq xilinx

1

vivado2014.2

vivado2014.2破解000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000

2019-12-21 20:13:08 407KB vivado

1

vivado license for all version before 2037

# 2037年之前的，任何Vivado版本（包括HLS、AccelDSP、System Generator、软硬CPU、SOC、嵌入式Linux、重配置等等功能）都永久使用。使用本license文件时要改名，文件名不能有汉字和空格。 # 以后任何版本的Vivado，直接用就好，不必再找资源了

2019-12-21 20:11:15 1KB vivado license 2018.1 2017.2

1

Vivado_license_2017.2

Vivado 的license，测试过，可以用。。。。。。。。。。。。。。。。。。。。

2019-12-21 20:11:15 640B Vivado license 2017.2

1